使用半加器设计全加器

在数据处理中，操作数的加法是由计算机、计算器等不同电子设备执行的最基本操作之一。被设计用来执行两个或更多数字的加法的电子电路，更确切地说，是二进制数字，被称为加法器。我们知道，逻辑电路使用二进制数字系统来执行操作，因此加法器也被称为二进制加法器。

根据加法器电路可以添加的二进制数字的数量，加法器（或二进制加法器）有两种类型。

• 半加法器

• 全加器

在这篇文章中，我们将讨论使用半加器实现全加器的问题。但在此之前，让我们先看看半加器和全加器的基础知识。

什么是 “半加”

半加法 是一个组合逻辑电路，被设计用来添加两个二进制数字。半加器提供输出和一个进位（如果有的话）。半加器电路可以通过连接一个XOR门和一个AND门来设计。它有两个输入端和两个输出端，分别为和（S）和载（C）。半加器的框图和电路图如图1所示。

在半加器中，XOR门的输出是两个比特之和，AND门的输出是进位。然而，在半梯形电路中，一个加法中获得的进位不会被转到下一个加法中。

半加器的输出方程为。

什么是全加器

满分加分 也是一个组合逻辑电路，可以将两个二进制数字（位）和一个进位相加，并产生一个和位和一个进位作为输出。

换句话说，一个被设计用来加三个二进制数字并产生两个输出（和与进位）的组合电路被称为全加器。因此，一个全加器电路添加三个二进制数字，其中两个是输入，一个是前一个加法的结转。全加器的框图和电路图见图2。

很明显，全加器的逻辑电路由一个XOR门、三个AND门和一个OR门组成，它们的连接方式如图-2所示。 这里，A和B是输入位，$C_{in}$是前一个加法的进位，S是和位，C_{out}是输出进位。

全加器的输出方程为：

现在，让我们讨论使用半加器实现全加器的问题

使用半加器实现全加器

使用两个半加器的全加器的逻辑图如图3所示。

使用两个半加器的全加器的框图如图4所示。

从使用半加器的全加器的逻辑图中可以看出，我们需要两个XOR门、两个AND门和一个OR门来实现使用半加器的全加器电路。

然而，使用半加器实现全加器有一个主要的缺点，即传播延迟增加。这意味着，输入位必须连续通过几个门来传播，这就增加了全加器电路的总传播延迟。